日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

1998年12月14日

出 願 番 号 Application Number:

平成10年特許顯第354735号

ソニー株式会社

CERTIFIED COPY OF

1999年 9月24日

特許庁長官 Commissioner, Patent Office

近藤隆



出証番号 出証特平11-3063266

特平10-354735

【書類名】 特許願

【整理番号】 9800499001

【提出日】 平成10年12月14日

【あて先】 特許庁長官殿

【国際特許分類】 H04L 5/14

【発明の名称】 データ処理回路

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・

エルエスアイ・デザイン株式会社内

【氏名】 立花 久

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代表者】 出井 伸之

【代理人】

【識別番号】 100094053

【弁理士】

【氏名又は名称】 佐藤 隆久

【手数料の表示】

【予納台帳番号】 014890

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9707389

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 データ処理回路

【特許請求の範囲】

【請求項1】

少なくとも一のチャンネルのパケットデータを含む複数のパケットデータをアプリケーション側から入力し、当該入力した複数のパケットデータのなかから、 所望のチャンネルのパケットデータを選択し、当該選択したパケットデータをデータ伝送路に送出するデータ処理回路であって、

前記アプリケーション側から有効な前記パケットデータが入力されているタイミングを特定する第1のパケットデータ有効性指示信号に基づいて、前記入力したパケットデータ内のチャンネル識別データを抽出するチャンネル識別データ抽出回路と、

前記抽出した前記チャンネル識別データと、予め決定された選択するチャンネルを指定するチャンネル指定データとを比較する比較回路と、

前記比較の結果が一致を示す場合に、前記第1のパケットデータ有効性指示信号を第2のパケットデータ有効性指示信号として出力し、前記比較の結果が不一致を示す場合に、無効を示す前記第2のパケットデータ有効性指示信号を出力するパケットデータ有効性指示信号生成回路と、

前記第2のパケットデータ有効性指示信号と前記パケットデータとを対応した タイミングで入力し、前記第2のパケットデータ有効性指示信号が有効であることを示すタイミングで入力した前記パケットデータを選択して前記データ伝送路 に送出する送信回路と

を有するデータ処理回路。

【請求項2】

前記チャンネル識別データ抽出回路は、前記第1のパケットデータ有効性指示信号を前記アプリケーション側から入力する

請求項1に記載のデータ処理回路。

【請求項3】

前記送信回路は、前記第2のパケットデータ有効性指示信号が無効であること

を示すタイミングで、挿入データを前記データ伝送路に送出する 請求項1に記載のデータ処理回路。

【請求項4】

前記挿入データは、前記選択されたパケットデータに関する情報データである 請求項2記載のデータ処理回路。

【請求項5】

前記チャンネル指定データを記憶する記憶回路 をさらに有する請求項1に記載のデータ処理回路。

【請求項6】

前記記憶回路に前記チャンネル指定データを書き込むコンピュータ をさらに有する請求項5に記載のデータ処理回路。

【請求項7】

前記データ伝送路に送出するパケットデータを記憶する送出パケットデータ記 憶回路

をさらに有し、

前記送信回路は、前記第2のパケットデータ有効性指示信号が有効であること を示すタイミングで入力した前記パケットデータを選択して送出パケットデータ 記憶回路に書き込む

請求項1に記載のデータ処理回路。

【請求項8】

前記送信回路は、予め決められた時間間隔で前記選択したパケットデータを前 記データ伝送路に送出する

請求項1に記載のデータ処理回路。

【請求項9】

前記データ伝送路は、シリアルバスである 請求項1に記載のデータ処理回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、デジタルシリアルインタフェースなどに用いられるデータ処理回路 に関するものである。

[0002]

【従来の技術】

近年、マルチメディア・データ転送のためのインタフェースとして、高速データ転送、リアルタイム転送を実現するIEEE (The Institute of Electrical and Electronic Engineers) 1394、High Performance Sirial Busが規格化された。

[0003]

このIEEE1394シリアルインタフェースのデータ転送には、従来のRequest,Acknowledge の要求、受信確認を行うアシンクロナス (Asynchronous) 転送と、125 μ sに1回必ずデータが送られるアイソクロナス (Isochronous) 転送がある。

[0.004]

このように、2つの転送モードを有するIEEE1394シリアルインタフェースでのデータは、パケット単位で転送が行われる。

[0005]

このようなIEEE1394シリアルインタフェースに用いられるデータ処理 回路は、図8に示すように、主としてIEEE1394シリアルバスBUSを直 接ドライブするフィジカル・レイヤ回路1と、フィジカル・レイヤ回路1のデー タ転送をコントロールするリンク・レイヤ回路2とにより構成される。

[0006]

上述したIEEE1394シリアルインタフェースにおけるアイソクロナス通信系では、例えば図8に示すように、リンク・レイヤ回路2はフィジカル・レイヤ回路3を介してIEEE1394シリアルバスBUSに接続されている。

そして、リンク・レイヤ回路2には、MPEG(Moving Picture coding Exper

ts Group) 2トランスポータやDVCR(Digital Video Cassette Recorder) などのアプリケーション3が接続される。

[0007]

【発明が解決しようとする課題】

ところで、例えば、デジタル衛星放送などのデータは、デジタル衛星放送用のセット・トップ・ボックスを介してリンク・レイヤ回路2に供給されるが、セット・トップ・ボックスに供給されるデータには複数のチャンネルが多重化されている。

[0008]

しがしながら、従来のIEEE1394シリアルインタフェースのデータ処理 回路は、複数のチャンネルが多重化されたデータから特定のチャンネルだけを選 択して出力することができない。

したがって、チャンネル選択用の外付けの回路を設け、ここで特定のチャンネルのデータを抽出してリンク・レイヤ回路2に入力させる必要があった。

また、特定のチャンネルを選択した場合には、その選択したチャンネルに関する情報を付加してシリアルインタフェースバスに送信したい場合があるが、IEEE1394シリアルインタフェースのデータ処理回路では、チャンネルを選択し、当該選択したチャンネルのデータに、当該チャンネルに関する情報を付加するという機能を備えた構成は未だ実現されていない。

[0009]

本発明は、上述した従来技術に鑑みてなされたものであり、チャンネル選択用の外付け回路を用いることなく、複数のチャンネルが多重化されたデータから特定のチャンネルのデータを選択してデータ伝送路に送出できるデータ処理回路を提供することを目的とする。

また、本発明は、選択したチャンネルのデータと共に、当該選択したチャンネルのデータに関する情報データをデータ伝送路に送出できるデータ処理回路を提供することを目的とする。

[0010]

【課題を解決するための手段】

上述した目的を達成するために、本発明のデータ処理回路は、少なくとも一の チャンネルのパケットデータを含む複数のパケットデータをアプリケーション側 から入力し、当該入力した複数のパケットデータのなかから、所望のチャンネル のパケットデータを選択し、当該選択したパケットデータをデータ伝送路に送出 するデータ処理回路であって、前記アプリケーション側から有効な前記パケット データが入力されているタイミングを特定する第1のパケットデータ有効性指示 信号に基づいて、前記入力したパケットデータ内のチャンネル識別データを抽出 するチャンネル識別データ抽出回路と、前記抽出した前記チャンネル識別データ と、予め決定された選択するチャンネルを指定するチャンネル指定データとを比 較する比較回路と、前記比較の結果が一致を示す場合に、前記第1のパケットデ ータ有効性指示信号を第2のパケットデータ有効性指示信号として出力し、前記 比較の結果が不一致を示す場合に、無効を示す前記第2のパケットデータ有効性 指示信号を出力するパケットデータ有効性指示信号生成回路と、前記第2のパケ ットデータ有効性指示信号と前記パケットデータとを対応したタイミングで入力 し、前記第2のパケットデータ有効性指示信号が有効であることを示すタイミン グで入力した前記パケットデータを選択して前記データ伝送路に送出する送信回 路とを有する。

[0011]

本発明のデータ処理回路では、アプリケーション側からパケットデータが入力される。

そして、チャンネル指示データ抽出回路において、第1のパケットデータ有効 性指示信号に基づいて、前記入力したパケットデータ内のチャンネル識別データ が抽出される。

そして、比較回路において、当該抽出した前記チャンネル識別データと、チャンネル指定データとが比較される。

そして、パケットデータ有効性指示信号生成回路において、前記比較の結果が 一致を示す場合に、前記第1のパケットデータ有効性指示信号が第2のパケット データ有効性指示信号として出力され、前記比較の結果が不一致を示す場合に、 無効を示す前記第2のパケットデータ有効性指示信号が出力される。

そして、送信回路において、前記第2のパケットデータ有効性指示信号が有効 であることを示すタイミングで入力された前記パケットデータが選択され、前記 データ伝送路に送出される。

[0012]

また、本発明のデータ処理回路は、好ましくは、前記送信回路は、前記第2の パケットデータ有効性指示信号が無効であることを示すタイミングで、挿入データを前記データ伝送路に送出する。

[0013]

また、本発明のデータ処理回路は、好ましくは、前記挿入データは、前記選択 されたパケットデータに関する情報データである。

[0014]

また、本発明のデータ処理回路は、好ましくは、前記予め決定された選択する チャンネルを指定する前記チャンネル指定データを記憶する記憶回路をさらに有 する。

[0015]

また、本発明のデータ処理回路は、好ましくは、前記記憶回路に前記チャンネ ル指定データを書き込むコンピュータをさらに有する。

[0016]

【発明の実施の形態】

図1は、IEEE1394シリアルインタフェースに適用される本発明に係る データ処理回路の一実施形態を示すブロック構成図である。

[0017]

このデータ処理回路は、リンク・レイヤ回路10、フィジカル・レイヤ回路2 0、ホストコンピュータとしてのCPU30により構成されている。また、リンクレイヤ回路10には、アプリケーション40が接続されている。

アプリケーション40は、図1に示すように、例えば、MPEG2トランスポータ(Transporter) 41、D/A(Digital/Analog)コンバータ42、IEC95

8 デジタルオーディオ回路43 およびPLL回路44 を有している。

[0018]

リンク・レイヤ回路10は、CPU30の制御の下、アシンクロナス転送およびアイソクロナス転送の制御、並びにフィジカル・レイヤ回路20の制御を行う

具体的には、リンク・レイヤ回路10は、図1に示すように、例えば、リンクコア回路(Link Core) 101、ホストインタフェース回路(HOST I/F) 102、アプリケーションインタフェース回路(AP I/F) 103、アシンクロナス通信の送信用FIFO回路(AT-FIFO)104、アシンクロナス通信の受信用FIFO回路(AR-FIFO)105、インサートパケットバッファ(IPB)106、アイソクロナス通信用送信前処理回路(TXOPRE)108、アイソクロナス通信用送信後処理回路(TXOPRO)109、アイソクロナス通信用受信前処理回路(TXIPRE)110、アイソクロナス通信用受信後処理回路(TXIPRO)111、アイソクロナス通信の送信用FIFO回路(IT-FIFO) 112、アイソクロナス通信の送受信用FIFO回路(IR-FIFO) 113およびコンフィギュレーションレジスタ(Configuration Register、以下CFRという) 114により構成されている。

[0019]

図1に示すリンク・レイヤ回路10では、ホストインタフェース回路102、 送信用FIFO回路104、受信用FIFO回路105およびリンクコア回路1 01によりアシンクロナス通信系回路が構成される。

そして、アプリケーションインタフェース回路103、送信前処理回路108 、送信後処理回路109、受信前処理回路110、受信後処理回路111、送信 用FIFO回路112、送受信用FIFO回路113およびリンクコア回路10 1によりアイソクロナス通信系回路が構成される。

[0020]

リンクコア回路101

リンクコア回路101は、アシンクロナス通信用パケットデータおよびアイソクロナス通信用パケットデータの送信回路、受信回路、これらパケットデータの IEEE1394シリアルバスBSを直接ドライブするフィジカル・レイヤ回路 20とのインタフェース回路、125μs毎にリセットされるサイクルタイマ、サイクルモニタやCRC回路から構成されている。そして、例えばサイクルタイマ等の時間データ等はCFR111を通してアイソクロナス通信系処理回路に供給される。

[0021]

ホストインタフェース回路102

ホストインタフェース回路102は、主として、CPU30と送信用FIFO 回路104および受信用FIFO回路105との間でのアシンクロナス通信用パケットデータの書き込み、読み出し等の調停、並びに、CPU30とCFR114との間での各種データの送受信の調停を行う。

例えば、MPEG2トランスポータ41から入力したデジタル衛星放送の複数のチャンネルが多重化されたTSストリームの中から任意のチャンネルのTSパケットデータを抽出する場合には、ホストインタフェース回路102を介して、CPU30からCFR114内のPID(Partial IDentifier)レジスタReg₁, PIDレジスタReg₂の少なくとも一方に、抽出しようとするTSパケットデータのチャンネル識別データPIDを示すチャンネル指定データCPIDが設定される。

ここで、2個のPIDレジスタ Reg_1 , Reg_2 に合計2チャンネル分のチャンネル指定データCPIDを設定可能なのは、本実施形態では、同時に2チャンネルのアイソクロナス送信が可能であるため、2チャンネル分のTSパケットデータを同時に抽出できるようにするためである。

[0022]

また、ホストインタフェース回路102を介して、CPU30からCFR114のレジスタIPTxGoには、例えば、MPEG2トランスポータ41からのTSストリームから抽出したTSパケットデータによって提供される番組の情報として付加すべき挿入用パケットデータであるインサートパケット(Insert Packet) データIPDを挿入する必要が生じたとき、論理値「1」が設定される。

[0023]

また、ホストインタフェース回路102を介して、CPU30からCFR11

4のPIDオン・オフレジスタには、アプリケーションインタフェース回路10 3においてチャンネル選択を行うか否かを示すPIDオン・オフ信号SWが設定 される。

[0024]

送信用FIFO104および受信用FIFO105

送信用FIFO104には、IEEE1394シリアルバスBUSに伝送させるアシンクロナス通信用パケットデータが格納される。

また、受信用FIFO105にはIEEE1394シリアルインタフェースバスBUSを伝送されてきたアシンクロナス通信用パケットデータが格納される。

[0025]

アプリケーションインタフェース回路103

アプリケーションインタフェース回路103は、アプリケーション40と送信 前処理回路108および受信後処理回路111との間のデータの送受信の調停を 行う。

また、アプリケーションインタフェース回路103は、抽出されたTSパケットデータによって提供される番組に関する情報をインサートパケットデータとして送信する場合に、当該インサートパケットデータを送信するタイミングを決定するためのインサートイネーブル信号IPEN_OUTを生成する。

[0026]

図2および図3はアプリケーションインタフェース回路103のチャンネル選択回路200の構成例を示すブロック図、図4は図2および図3に示す各信号のタイミングチャートである。

図2および図3に示すように、チャンネル選択回路200は、PID抽出回路202、PIDロード信号生成回路204、PID比較回路206,208、遅延回路210、イネーブル信号生成回路212、遅延回路214、DーFF回路216₁を有する。

なお、これらの構成要素は、図示しないクロック信号生成回路が出力するクロック信号CKを基準として動作する。

[0027]

チャンネル選択回路200は、デジタル衛星放送の複数のチャンネルが多重化 されたTSデータのデータData_INと、パケットイネーブル信号PEN_ INとをMPEG2トランスポータ41から入力する。

また、チャンネル選択回路 200は、データ $Data_OUT$ およびパケットイネーブル信号 PEN_OUT_1 , PEN_OUT_2 を送信前処理回路 108に出力し、インサートイネーブル信号 $IPEN_OUT$ をインサートパケットバッファ 106 に出力する。

[0028]

以下、チャンネル選択回路200の構成要素について、図2~4を参照しながら詳細に説明する。

[PID抽出回路202]

PID抽出回路202は、PIDロード信号生成回路204から入力したPIDロード信号S204に基づいて、図1に示すMPEG2トランスポータ41から入力したTSデータを構成する各々188バイトのTSパケットデータから、13ビットのチャンネル識別データPIDを抽出する。

[0029]

図 2 に示すように、P I D抽出回路 2 O 2 は、D - F F 回路 2 1 6 6 , 2 1 6 7 、 2 1 6 8 およびスイッチ回路 2 2 O を有する。

PID抽出回路202では、D-FF回路2166のD端子に、TS(Transport Stream)データが入力される。具体的には、図2に示すように、D-FF回路2166のD端子に、TSデータを構成する、図4(C)に示すように各クロックサイクル毎に8ビットを持つデータData_INが入力される。

[0030]

D-FF回路216 $_6$ のQ端子には、遅延回路210とD-FF回路216 $_7$ のD端子およびQ端子とが接続されている。

また、 $D-FF回路216_7$ のQ端子は、スイッチ回路220のH端子にも接続されている。

また、スイッチ回路 $2\ 2\ 0$ の A 端子は D - F F 回路 $2\ 1\ 6_8$ の D 端子に接続され、 L 端子は D - F F 回路 $2\ 1\ 6_8$ の Q 端子に接続されている。

スイッチ回路220は、PIDロード信号生成回路204からのPIDロード信号S204が論理値「1」のときにA端子とH端子とを接続し、PIDロード信号S204が論理値「0」のときにA端子とL端子とを接続する。

また、 $D-FF回路216_8$ のQ端子はPID比較回路206および208に接続されている。

[0031]

PID抽出回路202の動作例について説明する。

PID抽出回路 202では、例えば、図4(A)に示すクロック信号 CKの1クロックサイクル毎に、8ビットを単位として、図1に示すMPEG2トランスポータ41が出力した図4(C)に示すデータ $Data_INがD-FF$ 回路 2166のD端子に入力される。

ここで、データData_INは、前述したように、188バイトで1パケットデータを構成するTSデータであり、最初の8ビットにパケットデータの先頭を識別するためのデータstart_byteを格納し、次の8ビットのうちLSB側の4ビット [12:8] がチャンネル識別データPIDのMSB側の4ビットを格納し、次の8ビットがチャンネル識別データPIDのLSB側の8ビットを格納し、次の8ビット以降がデータ (ペイロード)を格納している。

[0032]

そして、図4(B)に示すデータData_INをD-FF回路 $2\,1\,6_6$ で1クロックサイクルだけ遅延した図4(D)に示す8ビットのデータData $_1$ が、遅延回路 $2\,1\,0$ と、D-FF回路 $2\,1\,6_7$ のD端子と、D-FF回路 $2\,1\,6_7$ のQ端子側とに出力される。

そして、データData₁ をD-FF回路216₇ で1クロックサイクルだけ 遅延した図4 (E) に示すデータData₂ が、D-FF回路216₇ のQ端子 から出力される。

そして、図4(D)に示すデータ $Data_1$ と、図4(E)に示すデータ $Data_2$ のLSB側の4ビットとから構成される13ビットのデータ $Data_3$ が、スイッチ回路220のH端子に出力される。

[0033]

そして、図4 (D), (E), (H) に示すように、PIDロード信号S204が論理値「1」となっている1クロックサイクルの間に、図4 (I) に示すように、データData3 がチャンネル識別データPID1 となり、スイッチ回路220のH端子とA端子とが接続され、チャンネル識別データPID1 がD-FF回路2168のD端子に入力される。

そして、図4 (I) に示すチャンネルチャンネル識別データ PID_1 をD-F F回路 216_8 で1 クロックサイクルだけ遅延した図4 (J) に示すチャンネル 識別データ PID_2 が、スイッチ回路220 のL 端子およびPID比較回路20 6, 208 に出力される。

PIDロード信号S204は、以後、論理値「0」になり、スイッチ回路220において端子Lと端子Aとが接続され、チャンネル識別データPID2の論理値が保持される。

[0034]

なお、PIDロード信号S204は、図4(D), (E), (H) に示すように、データData₁ とData₂ とに含まれる合計 13 ビットのPIDデータがデータData₃ に生じたタイミングで論理値「1」になり、当該タイミングは、PIDロード信号生成回路 204 によって後述するように決定される。

[0035]

[PIDロード信号生成回路204]

PIDロード信号生成回路204は、図1に示すMPEG2トランスポータ4 1から入力したパケットイネーブル信号PEN_INに基づいて、PID抽出回 路202においてチャンネル識別データPIDを抽出するタイミングを決定する ために用いられるPIDロード信号S204を生成する。

[0036]

 $D-FF回路216_2$ のD端子には、図4 (B) に示すパケットイネーブル(Packet Enable) 信号 $PEN_{_}IN$ が入力される。

 $D-FF回路216_2$ のQ端子は、 $D-FF回路216_3$ のD端子およびAND回路218の一方の入力端子に接続されている。

 $D-FF回路216_3$ のQ 端子は、AND回路218の他方の入力端子に接続されている。

AND回路 2 1 8 の出力端子はD-FF回路 2 1 6 4 のD端子に接続され、D-FF回路 2 1 6 4 のQ端子はD-FF回路 2 1 6 5 のD端子に接続されている

 $D-FF回路216_5$ のQ端子からは、前述したPIDD-F信号S204が、スイッチ回路220に向けて出力される。

[0037]

PIDロード信号生成回路204の動作について説明する。

図4 (B) に示すパケットイネーブル信号 PEN_{-} INが、図1に示すMPEG2トランスポータ41からD-FF回路21 6_2 のD端子に入力され、パケットイネーブル信号 PEN_{-} INを1クロックサイクルだけ遅延した図4 (C) に示すパケットイネーブル信号 PEN_{1} がD-FF回路21 6_3 のD端子およびAND回路218の一方の入力端子に出力される。

[0038]

そして、図4 (F) に示すエッジ検出信号 $EDGE_1$ を1クロックサイクルだ

け遅延した図4 (G) に示すエッジ検出信号 $EDGE_2$ が $D-FF回路216_5$ のD端子に出力される。

[0039]

そして、図4(G)に示すエッジ検出信号 $EDGE_2$ を1クロックサイクルだけ遅延した図4(H)に示すPIDロード信号S204がスイッチ回路220に出力される。

[0040]

〔遅延回路210およびD-FF回路216₁〕

 $D-FF回路216_1$ は、遅延回路210から入力したデータ $Data_4$ を1クロックサイクルだけ遅延した図4(O)に示すデータ $Data_OUT$ を図1に示す送信前処理回路108に出力する。

[0041]

[PID比較回路206]

PID比較回路 206は、CFR114内のPIDレジスタReg₁ から読み出した13ビットのチャンネル指定データCPID₁ [0]~[12]と、DーFF回路 216₈ のQ端子から入力した13ビットのチャンネル識別データPID₂ [0]~[12]とをビット毎に比較し、全てのビットが一致している場合に論理値「1」となり、そうでない場合に論理値「0」となるPID比較結果信号S206を生成し、PID比較結果信号S206を図3に示すOR回路2321に出力する。

[0042]

図5は、PID比較回路206の構成図である。

図 5 に示すように、PID比較回路 2 0 6 は、2 入力 1 出力の E x (Exclusive) NOR回路 3 0 0 0 ~ 3 0 0 0 0 ~ 3 0 0 0 0 ~ 3 0 0 0 0 ~ 3 0 0 0 0 ~ 3 0 0 0 0 ~ 3 0 0 0 0 ~ 3 0 0 0 0 ~ 3 0 0 0 0 ~ 3 0 0 0 0 0 0

する。

ここで、2入力1出力のExNOR回路は、排他的論理和の反転を演算し、入力のデータが同じ論理値のとき(すなわち、論理値「1」と「1」、あるいは、論理値「0」と「0」のとき)に出力を論理値「1」にし、それ以外のときに、出力を論理値「0」にする。

[0043]

図5に示すように、PID比較回路206は、CFR114内のPIDレジスタReg₁ から読み出した13ビットのチャンネル指定データCPID₁ [0] ~ [12] の各々をExNOR回路300 $_0$ ~300 $_{12}$ の一方の入力端子にそれぞれ入力し、D-FF回路216 $_8$ のQ端子から入力した13ビットのチャンネル識別データPID $_2$ [0] ~ [12] の各々をExNOR回路300 $_0$ ~300 $_{12}$ の他方の入力端子にそれぞれ入力する。

また、 $E \times NOR回路300_0 \sim 300_{12}$ の出力端子は、AND回路302の入力端子に接続されている。

[0044]

PID比較回路206の動作について説明する。

そして、AND回路302において、ExNOR回路 $300_0\sim 300_{12}$ から入力した演算結果信号が全て論理値「1」のとき、すなわちチャンネル指定データCPID $_1$ とチャンネル識別データPID $_2$ とが一致しているときに論理値「1」となり、そうでないときに論理値「0」となるPID比較結果信号S206が生成される。

PID比較結果信号S206は、図3に示すOR回路2321に出力される。

[0045]

[PID比較回路208]

PID比較回路208は、CFR114内のPIDレジスタReg₂ から読み

出した13ビットのチャンネル指定データCPID $_2$ [0] ~ [12] と、D-FF回路 216_8 のQ端子から入力した13ビットのチャンネル識別データPID $_2$ [0] ~ [12] とをビット毎に比較し、全てのビットが一致している場合に論理値「1」となり、そうでない場合に論理値「0」となるPID比較結果信号S208を生成し、PID比較結果信号S208を図3に示すOR回路 232_9 に出力する。

[0046]

図6は、PID比較回路208の構成図である。

図 6 に示すように、PID比較回路 2 0 8 は、図 5 に示すPID比較回路 2 0 6 と同じ構成をしており、 2 入力 1 出力の $E \times NOR$ 回路 3 $1 \times O_0 \sim 3 \times O_{12}$ および $1 \times O_0 \sim 0$ 3 $1 \times O_0 \sim 0$

[0047]

図 6 に示すように、PID比較回路 2 0 8 は、CFR 1 1 4 内のPIDレジスタReg2 から読み出した 1 3 ビットのチャンネル指定データ CPID2 [0] ~ [12] の各々を ExNOR回路 3 1 00 ~ 3 1 012 の一方の入力端子にそれぞれ入力し、D-FF回路 2 1 68 のQ端子から入力した 1 3 ビットのチャンネル識別データ PID2 [0]~ [12] の各々を ExNOR回路 3 1 00 ~ 3 1 012 の他方の入力端子にそれぞれ入力する。

また、 $E \times NOR回路310_0 \sim 310_{12}$ の出力端子は、AND回路312の入力端子に接続されている。

[0048]

PID比較回路208の動作について説明する。

PID比較回路 208は、nを0以上 12以下の整数とした場合に、ExNOR回路 310 $_n$ において、チャンネル指定データCPID $_2$ [n]とチャンネル識別データPID $_2$ [n]との排他的論理和の反転が演算され、その演算結果を示す演算結果信号がAND回路 312に出力される。

そして、AND回路312において、ExNOR回路 $310_0 \sim 310_{12}$ から入力した演算結果信号が全て論理値「1」のとき、すなわちチャンネル指定データ $CPID_2$ とチャンネル識別データ PID_2 とが一致しているときに論理値「

1」となり、そうでないときに論理値「O」となるPID比較結果信号S208 が生成される。

PID比較結果信号S208は、図3に示すOR回路2322に出力される。

[0049]

〔遅延回路214〕

[0050]

[イネーブル信号生成回路212]

図 3 に示すように、イネーブル信号生成回路 2 1 2 は、NOT回路 2 3 0、OR回路 2 3 2 $_1$ 、NOR回路 2 3 4、AND回路 2 3 6 $_1$ ~ 2 3 6 $_3$ および D $_2$ F F $_3$ 回路 2 1 6 $_4$ 、2 1 6 $_4$ を有する。

[0051]

イネーブル信号生成回路 2 1 2 は、遅延回路 2 1 4 から入力したパケットイネーブル信号 PEN_2 と、図 2 に示す PID比較回路 2 0 6, 2 0 8 から入力した PID比較結果信号 S 2 0 6, S 2 0 8 と、図 1 に示す CFR 1 1 4 内の PID オン・オフレジスタから読み込んだ PID オン・オフ信号 SW とから、パケットイネーブル信号 PEN_0UT_1 , PEN_0UT_2 およびインサートイネーブル信号 $IPEN_0UT$ を生成する。

[0052]

図3に示すように、イネーブル信号生成回路 2 1 2 は、NOT回路 2 3 0 の入力端子にPIDオン・オフ信号 SWが入力され、NOT回路 2 3 0 の出力端子はOR回路 2 3 2 1 の一方の入力端子に接続されている。

また、 $OR回路232_1$ の他方の入力端子には、図2に示すPID比較回路206からのPID比較結果信号<math>S206が入力される。

また、OR回路232₁の出力端子は、AND回路236₁の一方の入力端子

に接続されている。

また、OR回路232₂ の他方の入力端子には、図2に示すPID比較回路208からのPID比較結果信号S208が入力される。

また、 $OR回路232_2$ の出力端子は、 $AND回路236_2$ の一方の入力端子に接続されている。

また、NOR回路234の入力端子にはPID比較結果信号S206, S20 8が入力され、NOR回路234の出力端子はAND回路236₄の一方の入力 端子に接続されている。

AND回路236₄ の他方の入力端子には、PIDオン・オフ信号SWが入力 される。

また、AND回路236 $_4$ の出力端子は、AND回路236 $_3$ の一方の入力端子に接続されている。

[0053]

また、AND回路 $2\,3\,6_1$, $2\,3\,6_2$, $2\,3\,6_3$ の他方の入力端子には、遅延回路 $2\,1\,4$ からのパケットイネーブル信号 $P\,E\,N_2$ が入力される。

また、AND回路 $2\,3\,6_1$, $2\,3\,6_2$, $2\,3\,6_3$ の出力端子は、それぞれD-FF回路 $2\,1\,6_9$, $2\,1\,6_{10}$, $2\,1\,6_{11}$ のD端子に接続される。

また、D-FF回路 2 1 6 $_9$, 2 1 6 $_{10}$, 2 1 6 $_{11}$ のQ端子からは、それぞれパケットイネーブル信号 PEN $_-$ OUT $_1$, PEN $_-$ OUT $_2$, IPEN $_-$ OU Tが出力される。

[0054]

以下、図3に示すイネーブル信号生成回路212の動作について説明する。

イネーブル信号生成回路 2 1 2 では、PIDオン・オフ信号 SWが論理値「1」の場合、すなわち、チャンネル識別データPIDを用いたチャンネル選択がアプリケーションインタフェース回路 1 0 3 において行われる場合であって、パケットイネーブル信号 PEN $_1$ を 3 クロックサイクルだけ遅延したパケットイネーブル信号 PEN $_2$ が論理値「1」の場合に、PID比較結果信号 S 2 0 6 および S 2 0 8 が、それぞれ D $_2$ 下回路 2 1 6 $_3$ および 2 1 6 $_1$ において、1 クロックサイクルだけ遅延された後に、それぞれパケットイネーブル信号 PEN $_2$ OU

 \mathbf{T}_1 および $\mathbf{PEN}_{-}\mathbf{OUT}_2$ として図 $\mathbf{1}$ に示す送信前処理回路 $\mathbf{1}$ $\mathbf{0}$ $\mathbf{8}$ に出力される。

[0055]

また、このとき、PID比較結果信号S206およびS208の双方が論理値「0」であることを条件に、NOR回路234の出力が論理値「1」になり、1クロックサイクル遅れて、D-FF回路216 $_{11}$ のQ端子から出力されるインサートイネーブル信号IPEN_OUTが論理値「1」になる。

すなわち、MPEG2トランスポータ41から入力したパケットデータに含まれるチャンネル識別データPIDが、CFR114内のPIDレジスタReg $_1$, Reg $_2$ に記憶されている選択しようとするチャンネルを示すチャンネル指定データCPID $_1$ およびCPID $_2$ のいずれとも一致しない場合に、インサートイネーブル信号IPEN $_2$ OUTが論理値「1」になる。

[0056]

以下、図4を参照して、図4(P)に示すようにPIDオン・オフ信号SWが 論理値「1」の場合、すなわち、チャンネル識別データPIDを用いたチャンネ ル選択がアプリケーションインタフェース回路103において行われる場合であって、パケットイネーブル信号 PEN_1 およびPID比較結果信号S206の論 理値がそれぞれ図4(C),(K)のようになり、図4(M)に示すようにPID比較結果信号S208が論理値「O」の場合の動作を例示して説明する。

この場合には、図4(K)に示すPID比較結果信号S206を1クロックサイクルだけ遅延した図4(L)パケットイネーブル信号 PEN_OUT_1 が $D-FF回路216_9$ のQ端子から図1に示す送信前処理回路108に出力される。

また、パケットイネーブル信号 PEN_OUT_2 は、図4 (N) に示すように 論理値「0」となる。

[0057]

インサートパケットバッファ106

インサートパケットバッファ106には、所望のインサートパケットデータI PDがCPU30から書き込まれる。

また例えば、アプリケーションインタフェース回路103において、MPEG

2トランスポータ41から送られてくるデジタル衛星放送のTSデータから任意の番組のTSパケットデータを抽出してIEEE1394シリアルバスBUSに出力する場合には、抽出したTSパケットデータによって提供される番組に関する情報がインサートパケットデータIPDとしてインサートパケットバッファ106に書き込まれる。

[0058]

また、インサートパケットバッファ106の容量は、例えば188バイトであり、188バイトまでのデータが有効で、この容量を超えたデータに関しては送信されない。

送信するデータが188バイト以下の場合は、書き込まれたデータ以外が「1」にセットされて送信される。

インサートパケットバッファ106に一度書き込まれたインサートパケットデータIPDは、再び書き込みが行われるまで、その値を保持される。

インサートパケットバッファ106に書き込まれたインサートパケットデータ IPDは、図3に示すインサートイネーブル信号IPEN_OUTが論理値「1」になっているタイミングで、アプリケーションインタフェース回路103および送信前処理回路108を介して、送信用FIFO回路112および送受信用FIFO113の少なくとも一方に転送される。当該転送時には、上述したCFR114のレジスタIPTxGoが「1」に設定され、転送が終了した場合には自動的に「0」に設定され、CPU30はこれを確認することで転送終了を確認する。

[0059]

送信前処理回路108

送信前処理回路 108 は、アプリケーションインタフェース回路 103 から、TS パケットデータを構成する図 2 に示すデータ $Data_0$ ひひておよびパケットイネーブル信号 PEN_0 ひ T_1 , PEN_0 ひ T_2 を入力する。

また、送信前処理回路108は、パケットイネーブル信号 PEN_OUT_1 が 論理値「1」のときに、データ $Data_OUT$ を、IEEE1394規格のアイソクロナス通信用としてクワドレット(4バイト)単位にデータ長を調整した 後に送信用FIFO112に書き込む。

また、送信前処理回路108は、パケットイネーブル信号PEN_OUT₂が 論理値「1」のときに、データData_OUTを、IEEE1394規格のア イソクロナス通信用としてクワドレット(4バイト)単位にデータ長を調整した 後に送受信用FIFO113に書き込む。

また、送信前処理回路106は、必要に応じて、送信用FIFO112および 送受信用FIFO113に書き込むデータData_OUTを暗号化する。

[0060]

送信後処理回路109

送信後処理回路109は、送信用FIFO112および送受信用FIFO113に格納された選択されたチャンネルのデータ(Data)に対して図7に示すように、1394ヘッダ、ヘッダCRC、CIPヘッダ(Header)1,2およびデータCRCを付加してリンクコア回路101の送信回路に出力する。

具体的には、図7に示すように、データ長を表すdata-length、このパケット 転送されるチャネルの番号(0~63のいずれか)を示すchannel、処理のコードを表すtcode、および各アプリケーションで規定される同期コードsyにより 構成した1394ヘッダ、送信ノード番号のためのSID(Source node ID)領域、データブロックの長さのためのDBS(Data Block Size) 領域、パケット化におけるデータの分割数のためのFN(Fraction Number) 領域、パディングデータのクワドレット数のためのQPC(Quadlet Padding Count) 領域、ソースパケットヘッダの有無を表すフラグのためのSPH領域、アイソクロナスパケットデータの数を検出するカウンタのためのDBC領域により構成したCIPヘッダ1、並びに転送されるデータの種類を表す信号フォーマットのためのFMT領域、信号フォーマットに対応して利用されるFDF(Format Dependent Field)領域およびタイムスタンプ情報のためのSyncTime領域により構成したCIPヘッダ2を付加する。

[0061]

受信前処理回路 1 1 0

受信前処理回路110は、リンクコア回路101を介してIEEE1394シ

リアルバスBUSを伝送されてきたアイソクロナス通信用パケットデータを受信し、当該受信パケットデータの1394ヘッダ、CIPヘッダ1,2などの内容を解析し、当該パケットデータに含まれるデータを復元し、当該復元したデータを送受信用FIFO113に格納する。

[0062]

送受信用FIFO113

受信後処理回路113は、送受信用FIFO113から読み出したデータをアプリケーションインタフェース回路103に出力し、このとき、データが暗号化されている場合には、当該データを解読する。

[0063]

以下、MPEG2トランスポータ41から出力された複数のチャンネルが多重 化されたTSデータから所望のチャンネルのTSパケットデータを抽出し、当該 抽出したTSパケットデータを含むアイソクロナス通信用パケットデータを、I EEE1394シリアルバスBUSに送出する場合の動作を説明する。

[0064]

この場合には、先ず、CPU30からCFR114内のPIDレジスタ Reg_1 , Reg_2 に、デジタル衛星放送の複数のチャンネルが多重化されたTSストリームから抽出しようとするチャンネルの特定するチャンネル指定データ $CPID_1$, $CPID_2$ がそれぞれ設定される。

また、例えば抽出したチャンネルのTSストリームに、当該チャンネル(番組)の情報として付加すべき挿入用パケットデータであるインサートパケットデータIPDを挿入する必要が生じたとき、CPU30からCFR114のレジスタIPTxGoに論理「1」がセットされる。

[0065]

そして、CFR114内のPIDレジスタReg $_1$,Reg $_2$ に設定されたチャンネル指定データCPID $_1$,CPID $_2$ が、アプリケーションインタフェース回路103のチャンネル選択回路200に読み込まれる。

[0066]

アプリケーションインタフェース回路103のチャンネル選択回路200では

、デジタル衛星放送の複数のチャンネルが多重化されたTSデータを構成する複数のTSパケットデータが、図4(C)に示すデータData_INとして入力され、5クロックサイクルだけ遅延された後に、図4(O)に示すデータData_OUTとして後段の送信前処理回路108に出力される。

[0067]

また、チャンネル選択回路 2 0 0 では、TSデータを構成する複数のTSパケットデータのうち、チャンネル識別データPID $_2$ がチャンネル指定データCPID $_1$ と一致するTSパケットデータがデータData $_2$ OUTとしてアプリケーションインタフェース回路 1 0 3 から送信前処理回路 1 0 8 に出力されるタイミングで論理値「1」になり、それ以外のタイミングで論理値「0」となるパケットイネーブル信号 PEN_2 OUT $_1$ が生成され、パケットイネーブル信号 PEN_3 OUT $_1$ が送信前処理回路 1 0 8 に出力される。

[0068]

[0069]

[0070]

そして、インサートイネーブル信号IPEN_OUTが論理値「1」のときに、インサートパケットバッファ106に記憶されている188バイトのインサートパケットデータIPDが、アプリケーションインタフェース回路103を介して送信前処理回路108に出力される。

なお、当該インサートパケットデータIPDは、ホストインタフェース回路102を介して、CPU30からインサートパケットバッファ106に予め書き込まれている。

[0071]

そして、送信前処理回路108において、インサートパケットバッファ106から入力したインサートパケットデータIPDが、アイソクロナス通信用としてクワドレット(4バイト)単位にデータ長が調整された後に、送信用FIFO112あるいは送受信用FIFO113に書き込まれる。

具体的には、CFR114内の所定のレジスタの内容に基づいて、送信前処理回路108に入力されたインサートパケットデータIPDが、送信用FIFO112を介して送信されるチャンネルのTSパケットデータに関しての情報を示すものであれば、当該インサートパケットデータIPDは送信用FIFO112に書き込まれ、一方、送受信用FIFO113を介して送信されるチャンネルのTSパケットデータに関しての情報を示すものであれば、当該インサートパケットデータIPDは送受信用FIFO113に書き込まれる。

[0072]

なお、インサートパケットデータIPDがインサートパケットバッファ106から送信前処理回路108に出力されるときには、アプリケーションインタフェース回路103から送信前処理回路108に出力されるパケットイネーブル信号PEN_OUT₁ およびPEN_OUT₂ は論理値「0」になっており、アプリケーションインタフェース回路103から送信前処理回路108に出力されるデータData_OUTは、送信用FIFO112および送受信用FIFO113に書き込まれない。

[0073]

一方、送信前処理回路108では、アプリケーションインタフェース回路103から入力したパケットイネーブル信号PEN_OUT₁ が論理値「1」の場合に、アプリケーションインタフェース回路103から入力したデータData_OUTが、アイソクロナス通信用としてクワドレット(4バイト)単位にデータ長が調整された後に送信用FIFO112に書き込まれる。

また、送信前処理回路108では、アプリケーションインタフェース回路103から入力したパケットイネーブル信号PEN_OUT2が論理値「1」の場合に、アプリケーションインタフェース回路103から入力したデータData_OUTが、アイソクロナス通信用としてクワドレット(4バイト)単位にデータ長が調整された後に送受信用FIFO113に書き込まれる。

このとき、パケットイネーブル信号 PEN_OUT_1 および PEN_OUT_2 が、同時に論理値「1」になることはないため、送信用FIFO112および送受信用FIFO113への書き込みは同時には発生しない。

[0074]

次に、送信用FIFO112あるいは送受信用FIFO113に格納されたデータが、送信後処理回路109に読み出され、これに図7に示す1394ヘッダ、CIPヘッダ(Header)1,2などが付加されてアイソクロナス通信用のパケットデータが生成され、当該パケットデータがリンクコア回路101に出力される

[0075]

次に、送信後処理回路109からリンクコア回路101に出力されたパケットデータが、125μs毎に、フィジカル・レイヤ回路20に出力され、フィジカル・レイヤ回路20においてエンコード等された後、IEEE1394シリアルバスBUSに出力される。

[0076]

次に、IEEE1394シリアルバスBUSを介してアイソクロナス通信用のパケットデータを受信する場合の動作を説明する。

先ず、IEEE1394シリアルバスBUSを伝送するアイソクロナス通信用

のパケットデータが、フィジカル・レイヤ回路20およびリンクコア101を介して、受信前処理回路110に出力され、受信前処理回路110において、当該受信パケットデータに含まれる1394ヘッダ、CIPヘッダ1,2などの内容が解析された後に、当該受信パケットデータに含まれるデータが復元され、当該復元されたデータが送受信用FIFO113に書き込まれる。

[0077]

次に、送受信用FIFO113から受信後処理回路111にデータが読み出され、受信後処理回路111において、当該データが暗号化されている場合にはその解読が行われた後に、アプリケーションインタフェース回路103に出力される。

そして、当該データが、アプリケーションインタフェース回路103を介して 、D/Aコンバータ43あるいはIEC958に出力される。

[0078]

以上説明したように、本実施形態によれば、デジタル衛星放送の複数のチャンネルが多重化されたT SデータをM P E G 2 トランスポータ4 1 から入力したときに、図2 および図3 に示すチャンネル選択回路 2 0 0 において、C F R 1 1 4 内のP I D ν ジスタR e g_1 ,R e g_2 に予め設定された選択を行おうとするチャンネルのチャンネル識別データP I D_2 を示すチャンネル指定データC P I D 1 ,C P I D_2 と、入力したT S パケットデータに含まれるチャンネル識別データP I D_2 とを比較することで、当該T S パケットデータを I E E E 1 3 9 4 シリアルバスB U S を介して送信するか否かを判断する基準となるパケットイネーブル信号 P E N O U 1 ,1 P E N O U 1 。を生成する。

そして、後段の送信前処理回路108において、パケットイネーブル信号PE N_OUT_1 , PEN_OUT_2 に基づいて、当該入力したTSパケットデータを送信用FIFO112および送受信用FIFO113に書き込むか否かを決定することで、デジタル衛星放送の複数のチャンネルが多重化されたTSデータから、IEEE1394シリアルバスBUSを介して送信する最大2チャンネル分のTSパケットデータを選択できる。

[0079]

また、本実施形態によれば、図3に示すチャンネル選択回路200のイネーブル信号生成回路212において、複数のチャンネルが多重化されたTSデータに含まれる、選択を行わないチャンネルのTSパケットデータをアプリケーションインタフェース回路103から送信前処理回路108に出力するタイミングで論理値「1」となるインサートイネーブル信号IPEN_OUTを生成する。

そのため、インサートイネーブル信号IPEN_OUTが論理値「1」となっているタイミングで、インサートパケットバッファ106に記憶されているインサートパケットデータIPDをアプリケーションインタフェース回路103を介して送信前処理回路108に出力することで、IEEE1394シリアルバスBUS上をTSパケットデータが送信されていない時間帯に、当該TSパケットデータが提供する番組に関しての情報を示すインサートパケットデータIPDを送信できる。

[0080]

本発明は上述した実施形態には限定されない。

例えば、上述した実施形態では、フィジカル・レイヤ回路20を介して、リンク・レイヤ回路10からIEEE1394シリアルバスBUSに、2チャンネル分のTSパケットデータをアイソクロナス転送する場合を例示したが、本発明は、1チャンネル分のTSパケットデータをアイソクロナス転送する場合にも同様に適用できる。

この場合には、図2に示すPID比較回路208と、図3に示すOR回路2322, AND回路2362 およびD-FF回路21610は不要であり、図3に示すNOR回路2340代わりに、NOT回路を用いる。

[0081]

また、上述した実施形態では、MPEG2トランスポータ41から入力した複数のチャンネルが多重化されたTSデータから、所望のチャンネルのTSパケットデータを選択して送信する場合を例示したが、複数のチャンネルが多重化されデータを出力するものであれば、MPEG2トランスポータ41以外のアプリケーションからデータを入力する場合にも本発明を適用できる。

[0082]

【発明の効果】

以上説明したように、本発明のデータ処理回路によれば、チャンネル選択用の 外付け回路を用いることなく、複数のチャンネルが多重化されたデータから特定 のチャンネルのパケットデータを選択してデータ伝送路に送出できる。

また、本発明のデータ処理回路によれば、選択したチャンネルのパケットデータの他に、当該選択したチャンネルのパケットデータに関する情報データをデータ伝送路に送出できる。

【図面の簡単な説明】

【図1】

IEEE1394シリアルインタフェースに適用される本発明に係るMPEG用データ処理回路の一実施形態を示すブロック構成図である。

【図2】

図2は、図1に示すアプリケーションインタフェース回路に内蔵されているチャンネル選択回路の部分構成図である。

【図3】

図3は、図1に示すアプリケーションインタフェース回路に内蔵されているチャンネル選択回路の部分構成図である。

【図4】

図4は、図2および図3に示す各信号のタイミングチャートである。

【図5】

図5は、図2に示す第1のPID比較回路の構成図である。

【図6】

図6は、図2に示す第2のPID比較回路の構成図である。

【図7】

図7は、アイソクロナス通信用パケットデータの基本構成例を示す図である。

【図8】


図8は、IEEE1394シリアルインタフェースにおけるアイソクロナス通信系回路の基本構成を示すブロック図である。


【符号の説明】


10…リンク・レイヤ回路、101…リンクコア回路(Link Core))、102…ホストインタフェース回路(Host I/F)、103…アプリケーションインタフェース回路(AP I/F)、104…アシンクロナス通信の送信用FIFO回路(AT-FIFO)、105…アシンクロナス通信の受信用FIFO回路(AR-FIFO)、106…インサートパケットバッファ(IPB)、108…アイソクロナス通信用送信前処理回路(TXOPRO)、100…アイソクロナス通信用送信後処理回路(TXOPRO)、110…アイソクロナス通信用受信前処理回路(TXPRE)、111…アイソクロナス通信用受信後処理回路(TXIPRO、112…アイソクロナス通信の送信用FIFO回路(IT-FIFO)、113…アイソクロナス通信の送受信用FIFO回路(IT-FIFO)、114…コンフィギュレーションレジスタ(CFR)、20…フィジカル・レイヤ回路、30…CPU、40…アプリケーション、41…MPEGトランスポータ、42…D/Aコンバータ、43…IEC958デジタルオーディオ回路、44…PLL回路、200…チャンネル選択回路

【書類名】 図面


【図1】













【図5】




【図6】



【図7】

	<u></u>	<u> </u>	IŞI	928	27728	25 24	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10	1817/161	514	13/12/1	불	6 0	80	1	6	4	က	2	_	0
1394Header		111117				data (jagata	length /////		tag	ਲੇ	channel	lei		42	tcode	e)	·	S	Sy	
								Header CRC	8											
CIP Header 1	0	0	min	lull.			DBS		FN	OFC C		Maria Base Neg	<u> </u>		lilli					
CIP Header2		0			FMT					FDF	íz.							ŀ		
SP Header			&	Reserved	3					Time Stamp										
-{}								Data	œ											₩
								Data CRC			***************************************							***********		

【図8】



【書類名】

要約書

【要約】

【課題】 チャンネル選択用の外付け回路を用いることなく、特定のチャンネルのデータを選択してデータ伝送路に送出できるデータ処理回路を提供する。

【解決手段】 アプリケーションインタフェース回路103において、MPE Gトランスポータ41から入力したパケットイネーブル信号PEN_INに基づいて、データData_INを構成する各パケットデータ内のチャンネル識別データを抽出し、当該抽出したチャンネル識別データとチャンネル指定データとを比較し、比較の結果が一致を示す場合に、パケットイネーブル信号PEN_INをパケットイネーブル信号PEN_OUT₁ として送信前処理回路108に出力し、比較の結果が不一致を示す場合に、無効を示すパケットイネーブル信号PE N_OUT₁ を送信前処理回路108に出力する。

【選択図】 図1

特平10-354735

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】

000002185

【住所又は居所】

東京都品川区北品川6丁目7番35号

【氏名又は名称】

ソニー株式会社

【代理人】

申請人

【識別番号】

100094053

【住所又は居所】

東京都台東区柳橋2丁目4番2号 創進国際特許事

務所

【氏名又は名称】

佐藤 隆久

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社